输出驱动结构

晶振内部有典型负载电容(如15pF)，保证波形稳定。实际电路中，PCB 走线、电路输入端和其他器件的电容会与晶振内部电容一起形成总负载：

• 总负载过大：上升/下降沿变慢；

• 总负载过小：波形尖锐但易振铃或抖动。

晶振对电源纹波敏感，电源噪声会导致输出抖动。设计时应加滤波电容，保持地平面连续，让高速信号有稳定返回路径，减少反射和干扰。

• 总负载尽量接近规格书推荐值，可通过PCB走线长度、控制阻抗、匹配电容实现；

• 时钟走线短，阻抗约50Ω；

• 差分线等长，保证同时到达，减少干扰和失真；

• 走线远离高速信号和噪声源，必要时增加地隔离线。